직무 · 삼성전자 / 공정설계
Q. 팡드 or 팡드공설 현직자분께 질문드리고싶습니다!
현재 HBM 베이스다이쪽 인력 규모랑, 그쪽에서 사람 많이 필요로 하는지 여쭤보고 싶습니다 .. ! 지원동기에서 제 경험이랑 fit하게 HBM 베이스다이 얘기만 했는데 막상 내부적으로는 HBM 베이스다이 인력 별로 없고 필요도 없는 상황이라면, AP나 다른 제품쪽으로 변경하려고 합니다
2026.03.15
답변 5
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사직무
채택된 답변
hbm팡공설에 따로 배치되기보다는 여러파트가 맞물려서 돌아가고 최근에 hbm때문에 해당 관련 디지털 로직이나 소자패키징쪽 뽑을 것 같긴한데 정확한 티오는 아무도모릅니다. 특히 세부티오는 더욱더요 ㅎ 그리고 입사는 hbm베이스다이 충분히 이야기하셔도됩니다. 왜냐하면 입사 후 부서배치 1 2 3지망 다 적고 배치면담후에 배치되는거라 입사 시 자소서는 무용지물입니다. 그래서 합격을 위한 핏한경험 어필은 티오나 이런거 크게생각치마시고 쓰셔도 됩니다. 크게 합격가능성이 더 높다고 봐요~
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 58% ∙일치회사
안녕하세요. 멘토 흰수염치킨입니다. HBM 베이스 다이 관련 업무 하는 인원 필요로 하죠 다수라고 보긴 어렵지만 소수도 아니긴해요 도움이 되었으면 좋겠네요. ^_^
- 개개미는오늘도뚠뚠삼성전자코부사장 ∙ 채택률 73% ∙일치회사
안녕하세요 멘티님, 취업한파속 취준으로 고생많습니다. 작성해주신 질문에 대해 답변드리자면, 충분히 인력수요가 현재도 있고 앞으로도 꾸준히 있습니다. 변경하지 않고 지원하셔도 충분히 좋아보입니다. 감사합니다.
- PPRO액티브현대트랜시스코상무 ∙ 채택률 100%
HBM은 최근 AI 수요 증가로 중요도가 높아지면서 관련 설계·공정 인력 수요도 꾸준히 있는 편입니다. 특히 베이스다이는 인터페이스와 전력, 로직 설계가 포함돼 인력이 필요한 영역으로 알려져 있습니다. 다만 실제 배치는 조직 상황에 따라 AP나 다른 제품 라인으로 조정될 수 있으므로 지원동기에서는 HBM 중심으로 쓰되 범용적인 설계 역량도 함께 강조하는 것이 좋습니다.
- 멘멘토 지니KT코이사 ∙ 채택률 67%
● 채택 부탁드립니다 ● HBM 베이스다이는 현재 메모리 업계에서 가장 빠르게 성장하는 영역 중 하나라 내부적으로 관심과 투자가 계속 확대되는 분야입니다. 특히 베이스다이는 로직 공정 기반이라 파운드리 공정설계와 연결되는 경우가 많아 인력 수요가 꾸준히 발생하는 편입니다. 다만 특정 제품 라인 인력 규모나 채용 수요는 외부에서 정확히 알기 어렵고, 실제 배치는 입사 후 조직 상황에 따라 AP나 다른 제품 공정으로 배치될 가능성도 충분히 있습니다. 그래서 지원동기에서는 HBM 베이스다이를 중심으로 하되, 첨단 패키징이나 로직 기반 공정 전반에 관심이 있다는 식으로 확장성을 열어두는 것이 더 안정적인 전략입니다. 너무 특정 제품에만 한정하면 오히려 선택 폭이 좁아질 수 있습니다.
함께 읽은 질문
Q. 반도체 공정설계 분야 지원을 고민하고 있는 4학년 학부생입니다.
안녕하세요. 이번 상반기 인턴에 공정설계 지원하려고 합니다. 학부로 하기 다소 어렵다는 얘기를 많이들었는데, 가능성이나 약점 확인해주시면 감사하겠습니다! 스펙 학력 : 중경외시 전자공 학점: 4.3/4.5 어학: 오픽 IH / 자격증 : ADsP 경험: - 학부인턴 1회(아날로그 회로설계 분야-virtuoso 사용했습니다) - 소자 제작 프로젝트 1회 - TCAD 이용했고, 대회 수상이력 있습니다. - 외부 공정이론교육 1회 (반도체 공정) - 스터디 및 멘토링 경험 2회 - 임베디드 시스템(아두이노, 라즈베리파이)을 이용한 프로젝트 2회 - AI 모델 사용한 경험이 있고, 여기서 수상 3회, 특허출원 이력 있습니다. - 학원 및 과외 경험 중복 인정시 약 4년 4개월 - 반도체 소자 데이터 실제 측정 2회 - 반도체 실제 칩 설계 진행 중(회로설계부터 공정으로 나온 테스트 검증까지 예정) 읽어주셔서 감사합니다!!
Q. [파운드리사업부 DTCO역량]
안녕하십니까 선배님들 제가 DART 사이트에서 삼성전자DS 연구개발 부문 전년도 실적표를 분석했는데 2나노 GAA 공정의 수율 상승의 핵심이 DTCO(설계 공정 동시 최적화)라는 것이라는 것을 보았습니다. 그런데 DTCO를 펩리스 회사와 파운드리가 어떻게 하는지 궁금합니다. 다른 회사인데 동시 최적화를 한다는게 비현직자 입장에서 잘 와닿지는 않는거 같습니다. DTCO방식을 현업에서 어떻게 진행되는지 궁금합니다 !
Q. 안녕하세요. 파운드리 공정설계 자소서 4번 항목 질문입니다
안녕하세요. 이번에 파운드리고 공정설계 인턴 지원하려는 처음 자소서 써보는 전자과학생입니다. 제가 4번에 내용을 3개쓰면 1개당 디테일이 너무 부족해져서 2개정도 쓸 예정입니다. 일단 메인은 타대 학부연구생을 진행하면 RRAM 공정 레시피를 바꾸어 공정레시피 최적화 한거에 더 나아가 이중층구조를 도입하여 동작전압을 낮춘 것을 넣으려고 합니다. 그리고 서브로 파운드리 공정설계에 SRAM bit cell과 spice경험이 신기하게 있는 것을 봤습니다. 그래서 제가 예전에 연구실에서 8T-SRAM을 cadence virtuoso를 활용하여 직접 설계 및 레이아웃으로 LVS와 DRC를 통해 소자가 초미세화됨에 따라 배선과 tr의 중요성을 엮어서 이런식으로 내용을 써도 될까요? 어떻게 보면 회로설계에 가까운 것 같은데 JD만 보면 공설에도 서브로 활용할 수 있을 것 같아서 여쭤봅니다! 감사합니다!
궁금증이 남았나요?
빠르게 질문하세요.

