직무 · 삼성전자 / 공정설계
Q. 팡드 or 팡드공설 현직자분께 질문드리고싶습니다!
현재 HBM 베이스다이쪽 인력 규모랑, 그쪽에서 사람 많이 필요로 하는지 여쭤보고 싶습니다 .. ! 지원동기에서 제 경험이랑 fit하게 HBM 베이스다이 얘기만 했는데 막상 내부적으로는 HBM 베이스다이 인력 별로 없고 필요도 없는 상황이라면, AP나 다른 제품쪽으로 변경하려고 합니다
2026.03.15
답변 5
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사직무
채택된 답변
hbm팡공설에 따로 배치되기보다는 여러파트가 맞물려서 돌아가고 최근에 hbm때문에 해당 관련 디지털 로직이나 소자패키징쪽 뽑을 것 같긴한데 정확한 티오는 아무도모릅니다. 특히 세부티오는 더욱더요 ㅎ 그리고 입사는 hbm베이스다이 충분히 이야기하셔도됩니다. 왜냐하면 입사 후 부서배치 1 2 3지망 다 적고 배치면담후에 배치되는거라 입사 시 자소서는 무용지물입니다. 그래서 합격을 위한 핏한경험 어필은 티오나 이런거 크게생각치마시고 쓰셔도 됩니다. 크게 합격가능성이 더 높다고 봐요~
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 57% ∙일치회사
안녕하세요. 멘토 흰수염치킨입니다. HBM 베이스 다이 관련 업무 하는 인원 필요로 하죠 다수라고 보긴 어렵지만 소수도 아니긴해요 도움이 되었으면 좋겠네요. ^_^
- 개개미는오늘도뚠뚠삼성전자코부사장 ∙ 채택률 73% ∙일치회사
안녕하세요 멘티님, 취업한파속 취준으로 고생많습니다. 작성해주신 질문에 대해 답변드리자면, 충분히 인력수요가 현재도 있고 앞으로도 꾸준히 있습니다. 변경하지 않고 지원하셔도 충분히 좋아보입니다. 감사합니다.
- PPRO액티브현대트랜시스코전무 ∙ 채택률 100%
HBM은 최근 AI 수요 증가로 중요도가 높아지면서 관련 설계·공정 인력 수요도 꾸준히 있는 편입니다. 특히 베이스다이는 인터페이스와 전력, 로직 설계가 포함돼 인력이 필요한 영역으로 알려져 있습니다. 다만 실제 배치는 조직 상황에 따라 AP나 다른 제품 라인으로 조정될 수 있으므로 지원동기에서는 HBM 중심으로 쓰되 범용적인 설계 역량도 함께 강조하는 것이 좋습니다.
- 멘멘토 지니KT코상무 ∙ 채택률 62%
● 채택 부탁드립니다 ● HBM 베이스다이는 현재 메모리 업계에서 가장 빠르게 성장하는 영역 중 하나라 내부적으로 관심과 투자가 계속 확대되는 분야입니다. 특히 베이스다이는 로직 공정 기반이라 파운드리 공정설계와 연결되는 경우가 많아 인력 수요가 꾸준히 발생하는 편입니다. 다만 특정 제품 라인 인력 규모나 채용 수요는 외부에서 정확히 알기 어렵고, 실제 배치는 입사 후 조직 상황에 따라 AP나 다른 제품 공정으로 배치될 가능성도 충분히 있습니다. 그래서 지원동기에서는 HBM 베이스다이를 중심으로 하되, 첨단 패키징이나 로직 기반 공정 전반에 관심이 있다는 식으로 확장성을 열어두는 것이 더 안정적인 전략입니다. 너무 특정 제품에만 한정하면 오히려 선택 폭이 좁아질 수 있습니다.
함께 읽은 질문
Q. 삼성전자 ds 공정설계 지원
현재 서성한 전자전기계열 4학년에 재학 중인 학부생입니다 학점: 4.16/4.5 어학: 토스 IH 기타: ADsP서울대학교 디지털회로설계 연구인턴 2개월 (RTL 설계, FPGA 구현 및 최적화 중심) 교내 학장상(폐배터리 재사용을 통한 PM 배터리 공급 아이디어) 반도체 5과목 수강(학부 실습에서 기계적 박리·전사, 포토리소그래피, FE-SEM 분석:장비를 독립적으로 운용한 수준은 아니며 조교 주도의 학부 실습·참관과 결과 분석 형태였습니다 현재 반도체 공정설계 직무를 희망하고 있습니다 다만 공정설계는 소자·공정 연구실, TCAD, 클린룸 공정 경험이 있는 지원자나 석사 지원자의 비중이 높고 모집 인원도 많지 않다는 이야기를 들어, 제 경험으로 지원하는 것이 현실적인지 고민하고 있습니다. 궁금한 점은 다음과 같습니다 현재 스펙으로 삼전 메모리 공설, 하이닉스 소자·공정 관련 직무에 지원할 경쟁력이 있는지 다른직무로 눈을 돌려야할지 남은기간 어떻게 활용해야하는지 조언부탁드립니다
Q. 삼성전자DS 대학생인턴 직무 고민
안녕하세요 서성한라인 신소재공학부 재학중인 대학생입니다. 스펙 학교 : 서성한 신소재공학부 전체 학점 : 4.01 (전공학점 : 4.18) 활동 : 서울대학교 2달 연구 인턴 참여, 교환학생 어학 : OPIc IH 자격증 : X 서울대학교 연구 내용 : 반도체 패키징 공정의 하이브리드 본딩 신뢰성에 대해 연구를 했습니다. dishing effect와 열팽창 계수 차이에 따른 접합 문제를 연구했고, ABAQUS라는 시뮬레이션 툴을 활용해서 FEM해석으로 응력 및 misalignment를 분석해 solution을 제공하는 연구였습니다. 원래는 TSP총괄 - 패키지개발 직무로 지원할려 했는데 이번에 직무기술서에 빠져있어서 어디 부서를 지원할지 고민이라 질문드립니다! 찾아본 결과 1. 파운드리 - 반도체공정설계 2. 반도체연구소 - 반도체공정설계 3. 반도체연구소 - CAE시뮬레이션 이 세가지 부서중에 한곳에 지원할려하는데 조언주시면 감사하겠습니다!!
Q. 삼성전자 1c d램 수율이 현재 어느정도인가요?
기사에 따라 60%, 70% 다 말이 다른 것 같습니다. 1c d램의 경우 아직 최대한으로 수율을 높이지 못한 것이 맞는지 궁금합니다.
궁금증이 남았나요?
빠르게 질문하세요.